Die beiden Halbleiterspezialisten
Intel und
Micron stellen ihren Fertigungsprozess für NAND-Chips auf eine neue Technologie um. Sie werden nun in einem 25-nm-Fertigungsverfahren gefertigt. Derzeit ist dies die kleinste Halbleitertechnologie. Dadurch erreichen Intel und Micron eine höhere Speicherdichte. Auf einen einzigen NAND-Baustein passen jetzt 8 Gigabyte Daten.
Ein NAND-Chip ist nun 167 Quadratmillimeter groß und passt damit durch das Loch in der Mitte einer CD. Im Vergleich zu einer CD hat der Chip aber die 10-fache Datenkapazität. Aufgrund der Größe ist es nun möglich die Speicherkapazität von Smartphones aber z.B. auch von Solid-State-Laufwerken (SSD) zu steigern bzw. ihre Fertigungkosten zu senken. Bei einer 256 Gigabyte SSD waren bisher 64 NAND-Flash-Bausteine nötig. Dank der neuen Technologie reichen jetzt 32, die benötigt Baustein-Anzahl halbiert sich also.
Die Chips werden von dem Joint-Venture IM Flash Technologies der beiden Firmen hergestellt. Das Unternehmen startete 2006 und ist auf die Produktion von NAND-Flash-Bausteinen spezialisiert. Damals fertigte es die Chips noch im 50-nm-Maßstab. 2008 war man bereits bei 34 nm angelangt. Nun präsentierte man den 25-nm-Fertigungsprozess. Derzeit fertigt IMFT die ersten Muster der neuen Chips. Die Massenproduktion soll laut Firmenangaben im zweiten Quartal 2010 anlaufen.
Daten werden geladen ...
